This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problems Mailbox.

THIS PAGE BLANK (USPTO)

PATENT ABSTRACTS OF JAPAN

(11) Publication number: 06069913 A

(43) Date of publication of application: 11 . 03 . 94

(51) Int. CI

H04L 7/00

H04L 12/56 H04L 13/08

(21) Application number: 05035998

(22) Date of filing: 25 . 02 . 93

(30) Priority:

18 . 06 . 92 JP 04158366

(71) Applicant:

FUJITSU LTD

(72) Inventor:

NAKAMURA NORIKAZU

CHIN SEIGEN

(54) CLOCK TRANSFER CIRCUIT


(57) Abstract:

PURPOSE: To surely implement data write and read accurately by always counting correctly number of valid packets with respect to the circuit converting reception data of fixed length packet configuration received synchronously with a reception clock into transmission data synchronously with a transmission clock signal having a different phase with that of the reception clock signal.

CONSTITUTION: A difference between an address of a write packet counted by a write packet address counter 2 and a read packet address counted by a read packet address counter 3 is obtained every time each packet address changes, and the difference is used is used for an effective packet number, that is, a packet number of data not read yet among data stored in a packet memory 1. Furthermore, Moreover, when the difference is 0, an inhibit signal output means 4a outputs a signal inhibiting read of transmission data by the packet memory 1 and when the difference is a 2nd prescribed number on the other hand, the means 4a outputs a signal inhibiting write of the reception data to the packet

memory 1.

COPYRIGHT: (C)1994,JPO&Japio



THIS PAGE BLANK (USPTO)

(19)日本国特許庁(JP)

(12)公開特許公報 (A)

(11)特許出願公開番号

特開平6-69913

(43)公開日 平成6年(1994)3月11日


(51) Int. CI. 5 HO4L 7/00		庁内整理番号 7928-5K 7928-5K	F I 技術表示包	薗所
12/56	U	1925-3K		
13/08		8020-5K		
.2, 00		8529-5K	H04L 11/20 102 B	
		0020 011	審査請求 未請求 請求項の数12 (全13	頁)
(21)出願番号	特願平 5 - 3 5 9 S	8	(71)出願人 00005223	
			富士通株式会社	
(22)出願日	平成5年(1993	3) 2月25日	神奈川県川崎市中原区上小田中1015	5番
			地	
(31)優先権主張番号	特願平4-1583	6 6	(72)発明者 中村 則和	
(32)優先日	平4 (1992) 6	月18日	栃木県小山市城東3丁目28番1号 富	主士
(33)優先権主張国	日本 (JP)		通ディジタル・テクノロジ株式会社内	
		-	(72)発明者 陳 凊厳	
			栃木県小山市城東3丁目28番1号 富	士
	,		通ディジタル・テクノロジ株式会社内	
			(74)代理人 弁理士 服部 毅巖	

(54)【発明の名称】クロック乗換回路

(57)【要約】

【目的】 受信クロックに同期して入力する固定長パケット構成の受信データを、受信クロックと位相の異なる送信クロックに同期する送信データに変換するクロック乗換回路に関し、有効パケット数を常に正しく計数して、データの書き込みおよび読み出しを正確に行うことを可能にすることを目的とする。

【構成】 メモリ容量監視手段 4 は、都込パケットアドレスカウンタ 2 でカウントされた都込パケットアドレス の数値と、読出パケットアドレスカウンタ 3 でカウント された読出パケットアドレスの数値との差を、各パケット された読出パケットアドレスの数値との差を有効パケット 数、即ちパケットメモリ 1 が保持するデータの読み出しを禁止信号を出力し、一方、前記差が第 2 の所定数 であれば、パケットメモリ 1 による受信データの書き込みを禁止する都込禁止信号を出力する。



【特許請求の範囲】

【請求項1】 受信クロックに同期して入力する固定長 パケット構成の受信データを、前記受信クロックと位相 の異なる送信クロックに同期する送信データに変換する クロック乗換回路において、

第1の所定数のパケット分の記憶容量を持ち、書込クロ ックに同期して受信データを書き込み、かつ、前記書き 込まれた受信データを読出クロックに同期して読み出し て送信データとして出力するパケットメモリ(1)と、 1パケット分のデータを前記パケットメモリ(1)に書 10 き込む毎に1ずつカウントアップして前記第1の所定数 に達すると0に循環し、前記パケットメモリ(1)への 書込アドレスをパケット単位で指定する書込パケットア ドレスカウンタ(2)と、

1パケット分のデータを前記パケットメモリ(1)から 読み出す毎に1ずつカウントアップして前記第1の所定 数に達すると0に循環し、前記パケットメモリ(1)か らの読出アドレスをパケット単位で指定する読出パケッ トアドレスカウンタ(3)と、

前記書込パケットアドレスカウンタ(2)でカウントさ 20 れた書込パケットアドレスの数値と、前記読出パケット アドレスカウンタ(3)でカウントされた読出パケット アドレスの数値との差を求め、前記差を、前記パケット メモリ(1)が保持するデータのうちの未だ読み出され ていないデータのパケット数であるとするメモリ容量監 視手段(4)と、

を有することを特徴とするクロック乗換回路。

【請求項2】 前記メモリ容量監視手段(4)は、前記 差が0であれば、前記パケットメモリ(1)による送信 データの読み出しを禁止する読出禁止信号を出力し、一 方、前記差が第2の所定数であれば、前記パケットメモ り(1)による受信データの書き込みを禁止する書込禁 止信号を出力する禁止信号出力手段(4 a)を有するこ とを特徴とする請求項1記載のクロック乗換回路。

【請求項3】 前記第2の所定数は、前記第1の所定数 より1だけ小さい数であることを特徴とする請求項2記 载のクロック乗換回路。

【請求項4】 前記パケットメモリ(1)による受信デ ータの書き込みを制御する書込制御手段(5)と、前記 パケットメモリ(1)による送信データの読み出しを制 40 御する読出制御手段(6)とを更に有し、前記読出禁止 信号および書込禁止信号は、前記読出制御手段(6)お よび書込制御手段(5)にそれぞれ出力されるように構 成したことを特徴とする請求項2記載のクロック乗換回

【請求項5】 前記メモリ容量監視手段(4)は、前記 書込パケットアドレスカウンタ(2)でカウントされた 書込パケットアドレスの数値を読出クロックでリタイミ ングして出力する第1のリタイミング手段と、前記第1

レスカウンタ (3) でカウントされた読出パケットアド レスの数値との差を求める第1の減算手段と、前記書込 禁止信号を書込クロックでリタイミングして出力する第 2のリタイミング手段とを、更に有することを特徴とす る請求項2記載のクロック乗換回路。

【請求項6】 前記第1のリタイミング手段は、前記書 込パケットアドレスの数値の最下位ビットの変化後の所 定数の読出クロック発生時に前記書込パケットアドレス の数値を出力することを特徴とする請求項5記載のクロ ック乗換回路。

【請求項7】 前記第1のリタイミング手段は、前記書 込パケットアドレスの数値の最下位ビットの変化後の所 定数の読出クロック発生時に第1のタイミング信号を発 生する第1タイミング信号発生手段と、前記第1タイミ ング信号発生手段からの第1のタイミング信号で前記書 込パケットアドレスの数値を選択し出力する第1の選択 手段と、前記第1の選択手段からの出力を読出クロック でラッチする第1のラッチ手段とを有することを特徴と する請求項6記載のクロック乗換回路。

【請求項8】 前記第1のリタイミング手段は、前記書 込パケットアドレスの数値の最下位ビットの変化後の所 定数の読出クロック発生時に第1のタイミング信号を発 生する第1タイミング信号発生手段と、前記第1タイミ ング信号発生手段からの第1のタイミング信号で前記書 込パケットアドレスの数値をラッチする第2のラッチ手 段とを有することを特徴とする請求項6記載のクロック 乗換回路。

【請求項9】 前記メモリ容量監視手段(4)は、前記 読出パケットアドレスカウンタ (3) でカウントされた 読出パケットアドレスの数値を書込クロックでリタイミ ングして出力する第3のリタイミング手段と、前記第3 のリタイミング手段からの出力と前記書込パケットアド レスカウンタ(2)でカウントされた書込パケットアド レスの数値との差を求める第2の減算手段と、前記読出 禁止信号を読出クロックでリタイミングして出力する第 4のリタイミング手段とを、更に有することを特徴とす る請求項2記載のクロック乗換回路。

【請求項10】 前記第3のリタイミング手段は、前記 読出パケットアドレスの数値の最下位ビットの変化後の 所定数の書込クロック発生時に前記読出パケットアドレ スの数値を出力することを特徴とする請求項9記載のク ロック乗換回路。

【請求項11】 前記第3のリタイミング手段は、前記 読出パケットアドレスの数値の最下位ピットの変化後の 所定数の書込クロック発生時に第2のタイミング信号を 発生する第2タイミング信号発生手段と、前記第2タイ ミング信号発生手段からの第2のタイミング信号で前記 読出パケットアドレスの数値を選択し出力する第2の選 択手段と、前記第2の選択手段からの出力を書込クロッ のリタイミング手段からの出力と前記読出パケットアド 50 クでラッチする第3のラッチ手段とを有することを特徴

とする請求項10記載のクロック乗換回路。

【請求項12】 前記第3のリタイミング手段は、前記 読出パケットアドレスの数値の最下位ピットの変化後の 所定数の読出クロック発生時に第2のタイミング信号を 発生する第2タイミング信号発生手段と、前記第2タイ ミング信号発生手段からの第2のタイミング信号で前記 **読出パケットアドレスの数値をラッチする第4のラッチ** 手段とを有することを特徴とする請求項10記載のクロ ック乗換回路。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明はディジタル通信装置等に 使用されるクロック乗換回路に関し、特に受信クロック に同期して入力する固定長パケット構成の受信データ を、前記受信クロックと位相の異なる送信クロックに同 期する送信データに変換するクロック乗換回路に関す る。

【0002】ディジタル通信装置等では、受信クロック と送信クロックとが同期しない場合に、クロック乗換が 行われる。すなわち、受信クロックに同期して入力する 20 固定長パケット構成をとる受信データを、受信クロック と周波数が同じで位相が同じとは限らない送信クロック に同期させて送出することが行われる。

【0003】このためには、書き込みと読み出しとが独 立して行えるFIF〇 (first-in first-out) 方式のデ ュアルポートメモリが用いられる。

[0004]

【従来の技術】従来のクロック乗換回路を図9を参照し て説明する。図9は従来のクロック乗換回路の構成を示 すプロック図である。クロック乗換回路は、パケットメ 130、読出アドレスカウンタ140、読出制御部15 0、およびパケット数監視部160から成る。

【0005】パケットメモリ110は、同時に書き込み と読み出しとが可能なデュアルポートRAMで構成さ れ、aビット並列でデータの入出力が行われ、mワード から成るデータパケットをnパケット分記憶できる容量 を有する。パケットメモリ110では、データが1ワー ドずつ、受信クロックに同期した虧込クロックWCLK のタイミングで掛き込まれ、送信クロックに同期した読 40 出クロックRCLKのタイミングで読み出される。

【0006】パケット先頭パルスWCTP、RCTP は、それぞれ書込データおよび読出データの各パケット の先頭位置を示すタイミングパルスであり、パケットイ ネーブル信号WCEN、RCENは、それぞれパケット メモリ110ヘデータ售き込みおよびパケットメモリ1 10からデータ読み出し用イネーブル信号である。これ らの信号は後述する書込制御部130、読出制御部15 0 から出力されるものである。

ドアドレスカウンタ121と、書込パケットアドレスカ ウンタ122とからなり、両方の出力がパケットメモリ 110の鸖込アドレスデータとなる。 鸖込ワードアドレ スカウンタ121には、售込クロックWCLKとパケッ ト先頭パルスWCTPとパケットイネーブル信号WCE Nとが入力するようになっており、魯込ワードアドレス カウンタ121はパケットイネーブル信号WCENの入 力で動作状態となり、パケット先頭パルスWCTPの入 カタイミングで、書込クロックWCLKが入力する度に 10 1ずつインクリメントし、その計数値を書込アドレスデ ータの例えば8ビットの書込アドレスに対し、上付3ビ ットの書込ワードアドレスカウンタとして出力する。つ まり、各パケット内でのワードの書込アドレスを生成す

【0008】 魯込パケットアドレスカウンタ122はパ ケット単位の書込アドレスを発生するものである。すな わち、書込パケットアドレスカウンタ122には、パケ ット先頭パルスWCTPとパケットイネーブル信号WC ENとが入力するようになっており、パケットイネーブ ル信号WCENがディセーブル ("L" レベル) となっ ているときに、入力するパケット先頭パルスWCTPの 入力でリセットされ、WCLKが入力する度に 1 ずつイ ンクリメントし、その計数値を書込アドレスデータの例 えば8ビットの書込アドレスに対し、下位ビットの書込 パケットアドレスカウンタとして出力する。

【0009】読出アドレスカウンタ140は、読出ワー ドアドレスカウンタ141と、読出パケットアドレスカ ウンタ142とからなり、両方の出力がパケットメモリ 110の読出アドレスデータとなる。読出ワードアドレ スカウンタ141には、読出クロックRCLKとパケッ ト先頭パルスRCTPとパケットイネーブル信号RCE Nとが入力するようになっており、読出ワードアドレス カウンタ141はパケットイネーブル信号RCENの入 カで動作状態となり、パケット先頭パルスRCTPの入 カタイミングで、読出クロックRCLKが入力する度に 1ずつインクリメントし、その計数値を読出アドレスデ ータの例えば8ビットの鸖込アドレスに対し、上位3ビ ットの銃出ワードアドレスカウンタとして出力する。つ まり、各パケット内でのワードの読出アドレスを生成す る。

【0010】読出パケットアドレスカウンタ142はパ ケット単位の読出アドレスを発生するものである。すな わち、読出パケットアドレスカウンタ142には、パケ ット先頭パルスRCTPとパケットイネーブル信号RC ENとが入力するようになっており、パケットイネーブ ル信号RCENがディセーブル ("L"レベル)となっ ているときに、入力するパケット先頭パルスRCTPの 入力でリセットされ、WCLKが入力する度に1ずつイ ンクリメントし、その計数値を読出アドレスデータの例 【0007】鸖込アドレスカウンタ120は、鸖込ワー 50 えば8ビットの読出アドレスに対し、下位5ピットの鸖

込パケットアドレスカウンタとして出力する。

【0011】パケット数監視部160は、書込済みのパ ケット数と読出済みのパケット数との差から有効パケッ ト数を求めて、書き込みや読み出しの制御信号を生成す るものであり、アップダウンカウンタ161と信号発生 器162とからなる。なお、有効パケット数とは、パケ ットメモリ110に保持されているパケットデータのう ちの未だ読み出されていないパケットデータのパケット 数を指す。

御部130と読出制御部150とからデータ書込側およ びデータ読出側のパケットイネーブル信号WCEN、R CENおよびパケット先頭パルスWCTP、RCTPが 入力する。そして、データ書込側のパケットイネーブル 信号WCENが"H"レベルのときに入力するパケット 先頭パルスWCTPでカウントアップし、データ読出側 のパケットイネーブル信号RCENが高レベルのときに 入力するパケット先頭パルスRCTPでカウントダウン し、計数値を信号発生器162へ出力する。この計数値 は有効パケット数に相当する。

【0013】信号発生器162では、この計数値が0ま で減少したとき、読み出すべき新規パケットデータが無 いことを示すエンプティ信号EPTを読出制御部150 へ出力し、また、計数値がパケットメモリ110の格納 可能なパケット数nに達したときには、フル信号FLL を書込制御部130へ出力する。各書込制御部130、 読出制御部150ではこれらのフル信号FLL、エンプ ティ信号EPTに従って、それぞれデータ書き込みやデ ータ読み出しを禁止して、データ上書きによるデータ消 失や同一データの2度読みを防止するようにしている。 [0014]

【発明が解決しようとする課題】しかし、上記従来のク ロック乗換回路において、パケット数監視部160のア ップダウンカウンタ161にパケット先頭パルスWCT P. RCTPが正常に入力している間は、アップダウン カウンタ161が有効パケット数を正確に出力するが、 アップダウンカウンタ161にノイズ等が混入した場合 には、実際にはパケットデータの書き込みや読み出しが 行われていないのにも拘らず、アップダウンカウンタ1 61の計数値が変化してしまい、有効パケット数を正確 40 に出力しなくなってしまう。このように何らかの原因 で、アップダウンカウンタ161の計数値に一度間違い が生じると、パケットメモリ110に未だ書き込めるの に、フル信号FLLが出力されて書き込みが禁止された り、また、パケットメモリ110にもう書き込めないの に、フル信号FLLが出力されず、引き続いて書き込み が行われて、まだ読み出されていないデータが上書きさ れてデータが消失してしまうという問題が生じる。さら に、パケットメモリ110に未だ読み出せるデータがあ るのに、エンプティ信号EPTが出力されて読み出しが 50 監視手段4は、書込パケットアドレスカウンタ2でカウ

禁止されたり、また、パケットメモリ110にもう読み 出せるデータが無いのに、エンプティ信号EPTが出力 されず、引き続いて読み出しが行われて、古いデータを 間違って読み出してしまうという問題が生じる。こうし た誤動作はパケットメモリ110の計数値をリセットし ない限り続くことになる。

【0015】本発明はこのような点に鑑みてなされたも のであり、パケットメモリに保持されているパケットデ ータのうちの未だ読み出されていないパケットデータの 【0012】アップダウンカウンタ161には、書込制 10 パケット数である有効パケット数を常に正しく計数し て、データの書き込みおよび読み出しを正確に行うこと を可能にしたクロック乗換回路を提供することを目的と する。

[0016]

【課題を解決するための手段】本発明では上記目的を達 成するために、図1に示すように、第1の所定数のパケ ット分の記憶容量を持ち、書込クロックに同期して受信 データを書き込み、かつ、前記書き込まれた受信データ を読出クロックに同期して読み出して送信データとして 20 出力するパケットメモリ1と、1パケット分のデータを パケットメモリ1に書き込む毎に1ずつカウントアップ して第1の所定数に達すると0に循環し、パケットメモ リ1への書込アドレスをパケット単位で指定する書込パ ケットアドレスカウンタ2と、1パケット分のデータを パケットメモリ1から読み出す毎に1ずつカウントアッ プして第1の所定数に達すると0に循環し、パケットメ モリ1からの読出アドレスをパケット単位で指定する読 出パケットアドレスカウンタ3と、書込パケットアドレ スカウンタ2でカウントされた書込パケットアドレスの 30 数値と、読出パケットアドレスカウンタ3でカウントさ れた読出パケットアドレスの数値との差を求め、この差 を、パケットメモリ1が保持するデータのうちの未だ読 み出されていないデータのパケット数であるとするメモ リ容量監視手段4と、を有することを特徴とするクロッ ク乗換回路が、提供される。

【0017】また、メモリ容量監視手段4は、前記差が 0であれば、パケットメモリ1による送信データの読み 出しを禁止する読出禁止信号を出力し、一方、前記差が 第2の所定数であれば、パケットメモリ1による受信デ ータの書き込みを禁止する書込禁止信号を出力する禁止 信号出力手段4aを有する。

【0018】さらに、パケットメモリ1による受信デー 夕の書き込みを制御する書込制御手段5と、パケットメ モリ1による送信データの読み出しを制御する読出制御 手段6とを備え、読出禁止信号および書込禁止信号は、 読出制御手段6および書込制御手段5にそれぞれ出力さ わる.

[0019]

【作用】以上の構成により、図1において、メモリ容量

ントされた書込パケットアドレスの数値と、読出パケッ トアドレスカウンタ3でカウントされた読出パケットア ドレスの数値との差を、各パケットアドレスが変化する 度に求め、この差を有効パケット数、即ちパケットメモ リ1が保持するデータのうちの未だ読み出されていない データのパケット数、とする。

【0020】これにより、譬えノイズ等がメモリ容量監 視手段4に混入しても、次の書込または読出パケットア ドレスの変化時には有効パケット数は修正され、間違っ た有効パケット数がリセットまで出力され続けることは 10 ない。

【0021】また、禁止信号出力手段4aは、前記差が 0 であれば、パケットメモリ1による送信データの読み 出しを禁止する読出禁止信号を出力し、一方、前記差が 第2.の所定数であれば、パケットメモリ1による受信デ ータの書き込みを禁止する書込禁止信号を出力する。

【0022】これらの読出禁止信号および鸖込禁止信号 は、読出制御手段6および書込制御手段5にそれぞれ出 力され、読出制御手段6は、読出禁止信号の入力に基づ き、パケットメモリ1による受信データの書き込みを禁 20 止し、また書込制御手段5は、パケットメモリ1による 送信データの読み出しを禁止する。これにより、データ 上書きによるデータ消失や同一データの2度読みを防止 する。

[0023]

【実施例】以下、本発明の実施例を図面に基づいて説明 する。図2は本発明の実施例のクロック乗換回路の全体 構成を示すプロック図である。図中、パケットメモリ1 0、、 書込アドレスカウンタ20、書込制御部30、読 出アドレスカウンタ40、および読出制御部50は、図 9で既に説明したパケットメモリ110、書込アドレス カウンタ120、魯込制御部130、読出アドレスカウ ンタ140、および読出制御部150とそれぞれ同一の 構成になっている。また、鸖込アドレスカウンタ20内 の魯込ワードアドレスカウンタ21および魯込パケット アドレスカウンタ22、並びに読出アドレスカウンタ4 0内の読出ワードアドレスカウンタ41および読出パケ ットアドレスカウンタ42も、図9の掛込ワードアドレ スカウンタ121およびひ込パケットアドレスカウンタ 122、並びに読出ワードアドレスカウンタ141およ び読出パケットアドレスカウンタ142とそれぞれ同一 の構成になっている。したがって、これらについての説 明は省略する。なお、以下の実施例では、パケットメモ リ10が、27ワードから成るデータパケットを8パケ ット分記憶できる容量を有するものとして説明する。

【0024】本実施例のメモリ容量監視部60には、書 込パケットアドレスカウンタ22および読出パケットア ドレスカウンタ42から、3ビット構成の鸖込パケット アドレスWPAおよび読出パケットアドレスRPAが入 力され、いずれか一方のパケットアドレスが変化する都 度、書込パケットアドレスWPAの値と読出パケットア ドレスRPAの値との差が計算され、この差が有効パケ ット数としてフル信号FLLやエンプティ信号EPTの 出力に使用される。

【0025】すなわち、衝込パケットアドレスカウンタ 22は、1パケット分の受信データをパケットメモリ1 0に書き込む毎に1ずつカウントアップして、例えば値 8に達すると値0に循環するもので、パケットメモリ1 0への書込アドレスをパケット単位で指定するものであ る。また、読出パケットアドレスカウンタ42は、1パ ケット分の送信データをパケットメモリ10から読み出 す毎に1ずつカウントアップして、例えば値8に達する と値0に循環するもので、パケットメモリ10からの読 出アドレスをパケット単位で指定するものである。した がって、書込パケットアドレスWPAの値と読出パケッ トアドレスRPAの値との差が有効パケット数に相当す る、ということに着目してメモリ容量監視部60は構成 されている。

【0026】図3は、書込パケットアドレスWPAの値 や読出パケットアドレスRPAの値と、フル信号FLL やエンプティ信号EPTとの関係を示す図であり、

(A) は通常動作時、(B) はエンプティ信号EPT検 出時、(C)はフル信号FLL検出時の関係タイムチャ ートである。書込パケットアドレスWPAおよび読出パ ケットアドレスRPAが変化したときに、それらの値の 差(容量)が算出され、この容量が0ならばエンプティ 信号EPTが出力され、容量が7ならばフル信号FLL が出力される。なお、容量が、8ではなく、7でフル信 号FLLを出力するようにして、パケットメモリ10へ の上書きを安定して防止できるようにしている。

【0027】なお、パケットメモリ10に対する書き込 みおよび読み出しは、非同期で行われるので、両側のパ ケットアドレスカウンタの出力値の差を求めるには、い ずれか一方のクロックに両者を合わせた上で減算を行う 必要がある。

【0028】このメモリ容量監視部60の具体的な構成 について、以下、4つの回路例を基に説明する。図4 は、メモリ容量監視部60の第1回路例を示す回路ブロ ック図である。第1回路例は、鸖込クロックWCLKに 銃出パケットアドレス RPA を同期させる方法をとって いる。以下、第1回路例の回路各部の信号を示す図5を 適宜引用しながら説明する。

【0029】まず、読出パケットアドレスRPAの最下 位ピットの値RPAo〔図5(D)〕をイネーブル信号 生成回路61へ取り込む。最下位ピット値RPAoは、 読出パケットアドレスRPAが変化する度に0、1交番 をする信号である。

【0030】イネーブル信号生成回路61は、bピット シフトレジスタ61aと、フリップフロップ61bと、 50 Ex-OR61cとからなり、このちピットシフトレジ

スタ61aが、最下位ビット値RPAoを、書込クロッ クWCLK [図5(A)] でbパルス分だけシフトしな がら取り込み、フリップフロップ61bとEx-OR6 1 c とがイネーブル信号 (図5 (E)) を生成する。図 5 (E) におけるイネーブル信号の立ち上がりタイミン グは、書込クロックWCLKに同期するとともに、bビ ットシフトレジスタ61aで設定された書込クロックW CLKのbパルス分だけ、最下位ビット値RPAoの立 ち上がり時より遅れている。 b ビットシフトレジスタ 6 1 aのbビットは最大27ビットまでの範囲で任意に設 10 定可能であり、このbビットの設定によって、読み込み のタイミングを調整できる。

【0031】 ラッチ回路62は、セレクタ62aと、フ リップフロップ62bとから成り、セレクタ62aの一 方の入力には3ビットの読出パケットアドレスRPA 〔図5 (C) 〕が入力し、他方の入力にはフリップフロ ップ62bの出力が還流する。図5(C)に示す各プロ ックは、27ワードからなる1パケット分を示してお り、ブロック内の数字は10進表示の読出パケットアド レスRPAの値である。

【0032】セレクタ62aは、イネーブル信号生成回 路61から"H"レベルのイネーブル信号が入力されな い間は、フリップフロップ62bからの還流出力を選択 的に取り込み、一方、イネーブル信号が入力されると読 出パケットアドレスRPAを選択的に取り込み、それぞ れフリップフロップ62bへ出力する。フリップフロッ プ62bは、その出力を書込クロックWCLKのタイミ ングでラッチして出力する。したがって、ラッチ回路6 2の出力は図5 (F) のようになる。

【0033】減算器63には、ラッチ回路62の出力 と、書込パケットアドレスWPA〔図5(B)〕とが入 カし、両者の差 [図5(G)] が算出される。この算出 された差がEPT検出部64およびFLL検出部65へ 出力され、EPT検出部64では、上記差が0のとき出 カ信号を出し、これがフリップフロップ66で書込クロ ックWCLKのタイミングでラッチされ、一方、FLL 検出部65では、上記差が7のとき出力信号を出し、こ れがフリップフロップ68で書込クロックWCLKのタ イミングでラッチされる。

【0034】フリップフロップ68の出力はそのままフ 40 ル信号FLLとして出力され、書込制御部30へ送られ る。しかし、フリップフロップ66の出力〔図5

(H).] は、書込クロックWCLKに同期されているた め、読出クロックRCLKに乗り換えるためのクロック 乗換回路67を経てエンプティ信号EPT〔図5

(1)]として読出制御部50へ出力される。クロック 乗換回路 6 7 は読出クロックRCLKのタイミングでラ ッチする2つのフリップフロップ67a,67bからな り、フリップフロップを2つ備えることで確実なクロッ ク乗換を行なっている。なお、図5はエンプティ信号E 50 0の第4回路例を説明する。第4回路例は、第3回路例

PTが発生される場合を例にして図示を行なっている。 【0035】 つぎに、メモリ容量監視部60の第2回路 例を説明する。図6は、メモリ容量監視部60の第2回 路例を示す回路ブロック図である。第2回路例は、読出 クロックRCLKに書込パケットアドレスWPAを同期 させる方法をとっている。第2回路例、図4の第1回路 例と大半は同じであるので、同一構成には同一番号を付

【0036】イネーブル信号生成回路61には、書込バ ケットアドレスWPAの最下位ピット値WPAoが入力 し、タイミングクロックとして読出クロックRCLKが 入力する。また、ラッチ回路62には書込パケットアド レスWPAが入力する。

し、以下では異なる部分のみを説明する。

【0037】 滅算器 63には、 書込パケットアドレスW PAと、ラッチ回路62の出力とが入力する。また、エ ンプティ信号EPTはクロック乗換回路を経ずに出力さ れ、一方、フル信号FLLは書込クロックWCLKに乗 り換えるためのクロック乗換部69を経て出力される。 【0038】そして、第2回路例の動作は、第1回路例 20 の動作において、読出パケットアドレスRPAが書込パ ケットアドレスWPAに代わり、書込クロックWCLK が読出クロックRCLKに代わっただけの動作となる。 【0039】 つぎに、メモリ容量監視部60の第3回路 例を説明する。図7は、メモリ容量監視部60の第3回 路例を示す回路プロック図である。第3回路例は、書込 クロックWCLKに読出パケットアドレスRPAを同期 させる方法をとっている。第3回路例も第1回路例と類 似するため、第3回路例において、図4の第1回路例と 同一構成には同一番号を付し、以下では異なる部分のみ 30 を説明する。なお、第3回路例の回路各部の信号を示す 図8を適宜引用しながら説明する。

【0040】まず、読出パケットアドレスRPAの最下 位ピットの値RPAo〔図8(C)〕をイネーブル信号 生成回路70へ取り込む。イネーブル信号生成回路70 は、cピットシフトレジスタ70aと、Ex-OR70 bとからなり、cビットシフトレジスタ70aが、最下 位ビット値RPAoを、書込クロックWCLKでcパル ス分だけシフトしながら取り込み、Ex-OR70bと ともにイネーブル信号〔図8(D)〕を生成する。図8 (D) におけるイネーブル信号の立ち上がりタイミング は、書込クロックWCLKに同期するとともに、イネー ブル信号のパルス幅は c ビットシフトレジスタ 7 0 a で 設定される c ビットに応じて決まる。

【0041】ラッチ回路71は、フリップフロップから 成り、イネーブル信号生成回路70から"H"レベルの イネーブル信号が入力されるタイミングで読出パケット アドレスRPAをラッチして出力する〔図8(E)〕。 【0042】減算器63以降の構成および動作は図4の 第1回路例と同一である。最後に、メモリ容量監視部6

において、読出クロックRCLKに書込パケットアドレ スWPAを同期させる方法をとったものである。すなわ ち、第3回路例に第2回路例の変更部分を組み合わせて 第4回路例が構成されるので、第4回路例の詳しい説明 は省略する。

【0043】なお、以上の実施例では、パケットメモリ 10が、27ワードから成るデータパケットを8パケッ ト分記憶できる容量を有するものとして説明したが、本 発明はこれに限定されるものではなく、任意のワード 数、パケット数に対し適用可能である。

[0044]

【発明の効果】以上説明したように本発明では、書込パ ケットアドレスカウンタでカウントされた書込パケット アドレスの数値と、読出パケットアドレスカウンタでカ ウントされた読出パケットアドレスの数値との差を求 め、この差を有効パケット数、即ちパケットメモリが保 持するデータのうちの未だ読み出されていないデータの パケット数、とする。これにより、譬えノイズ等がメモ リ容量監視手段に混入しても、次の書込または読出パケ ットアドレスの変化時には有効パケット数は修正され、 20 2 書込パケットアドレスカウンタ 間違った有効パケット数がリセットまで出力され続ける ことはない。つまり、有効パケット数を常に正しく計数 して、データの書き込みおよび読み出しを正確に行うこ とが可能となる。

【図面の簡単な説明】

【図1】本発明の原理説明図である。

【図2】本発明の実施例のクロック乗換回路の全体構成 を示すブロック図である。

トアドレスRPAの値と、フル信号FLLやエンプティ 信号EPTとの関係を示す図である。

【図4】メモリ容量監視部の第1回路例を示す回路ブロ ック図である。

【図5】第1回路例の回路各部の信号を示すタイムチャ ートである。

10 【図6】メモリ容量監視部の第2回路例を示す回路プロ ック図である。

【図7】メモリ容量監視部の第3回路例を示す回路ブロ ック図である。


【図8】第3回路例の回路各部の信号を示すタイムチャ ートである。


【図9】従来のクロック乗換回路の全体構成を示すブロ ック図である。

【符号の説明】

- 1 パケットメモリ
- 3 読出パケットアドレスカウンタ
- 4 メモリ容量監視手段
- 4 a 禁止信号出力手段
- 5 書込制御手段
- 6 読出制御手段


[図4]





函 温 點 町 賦 .e 温 鍱 ₩


[図2]



[図3]


パケットアドレスとEPT信号、FLL信号の 関係を示す図

【図5】




【図6】

メモリ容量監視部の第2回路例




【図7】

メモリ容量監視部の第3回路例



[図8]

・ 第3州国路各部の信号のタイミングチャート



【図9】

→送信データ 50 -RCLK 制御部 誤田 エンプティ信号EPT RCTP RCEN a ピット |40 読出アドレスカウンタ 発出ルが カウンタ 第117-ド アドレス |60ハケット数監視部 ●有線パケット数 -162 1427 9 7117 従来のクロック来換回路の構成図 スカット パケットメモリ アップダウン 信号発生器 n フード× n カウンタ -122 7,14 [20 書込アドレスカウンタ 者込かいアドレス カウンタ カウンタ フル信号FLL アドレス ₩20-1 a ピット WCEN WCTP 130 **聖** 电泛 WCLK-受信データー

THIS PAGE BLANK (USPTO)

INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP00/04639

A. CLASSIFICATION OF SUBJECT MATTER Int.Cl ⁷ H04L 13/08		
G06F 13/00		
	ional alassifiastics and IDC	
According to International Patent Classification (IPC) or to both nat B. FIELDS SEARCHED	ional classification and IPC	
Minimum documentation searched (classification system followed b	y classification symbols)	
Int.Cl ⁷ H04L 13/08, H04L 12/40, H04	4L 29/00	
G06F 13/00		
Documentation searched other than minimum documentation to the	extent that such documents are included	in the fields searched
Jitsuyo Shinan Koho(Y1,Y2) 1926-1996 Kokai Jitsuyo Shinan Koho(U) 1971-2000	Toroku Jitsuyo Shinan K	oho(U) 1994-2000
	<u> </u>	
Electronic data base consulted during the international search (name	e of data base and, where practicable, sear	ren terms used)
C. DOCUMENTS CONSIDERED TO BE RELEVANT		
Category* Citation of document, with indication, where app	propriate, of the relevant passages	Relevant to claim No.
X JP, 10-222440, A (Fujitsu Limit		1,2,9
21 August, 1998 (21.08.98), Y Figs. 5, 6 (Family: none)		3
A Figs. 5, 6 (Family: Hone)		4-8,10-22
Y JP, 06-069913, A (Fujitsu Limit	ed),	3
11 March, 1994 (11.03.94),	,	
abstract (Family: none)		
A JP, 11-017773,A (Sony Corporati	on),	1-22
22 January, 1999 (22.01.99), Par. No.[0033](Transaction Labe		
T JP, 2000-134229, A (Seiko Epson 12 May, 2000 (12.05.00),	Corporation),	1-22
Figs. 12, 13, 16		
& WO, 00/25215, A1		
T JP, 2000-134230, A (Seiko Epson	Corporation),	1-22
12 May, 2000 (12.05.00),		
Figs. 12, 14 & WO, 00/25217, A1		
Further documents are listed in the continuation of Box C.	See patent family annex.	
Special categories of cited documents:	"T" later document published after the into	mational filing date or
"A" document defining the general state of the art which is not considered to be of particular relevance	priority date and not in conflict with the understand the principle or theory und	he application but cited to derlying the invention
"E" earlier document but published on or after the international filing	"X" document of particular relevance; the considered novel or cannot be considered.	claimed invention cannot be
"L" document which may throw doubts on priority claim(s) or which is	step when the document is taken alone "Y" document of particular relevance; the	e claimed invention cannot be
cited to establish the publication date of another citation or other special reason (as specified)	considered to involve an inventive ste	p when the document is
"O" document referring to an oral disclosure, use, exhibition or other means	combined with one or more other sucl combination being obvious to a perso	n skilled in the art
"P" document published prior to the international filing date but later than the priority date claimed	"&" document member of the same patent	family
Date of the actual completion of the international search	Date of mailing of the international sea	rch report
13 October, 2000 (13.10.00)	24 October, 2000 (2	2.20.001
Name and mailing address of the ICA/	i	
Name and mailing address of the ISA/	Authorized officer	
Japanese Patent Office	Authorized officer	

INTERNATIONAL SEARCH REPORT

International application No.
PCT/JP00/04639

	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
tegory*	JP, 2000-134232, A (Seiko Epson Corporation), 12 May, 2000 (12.05.00),	1-22
T	& WO, 00/25216, A1 JP, 2000-134231, A (Seiko Epson Corporation), 12 May, 2000 (12.05.00) (Family: none)	1-22
T	JP, 2000-134233, A (Seiko Epson Corporation), 12 May, 2000 (12.05.00), Figs. 13 to 20 (Family: none)	1-22
т	JP, 2000-134242, A (Seiko Epson Corporation), 12 May, 2000 (12.05.00), Figs. 13 to 18, 21, 22 (Family: none)	1-22
	•	